ESD防护从业人员首选学堂-博瑞思!专业提供防静电技术支持、咨询、培训、现场勘察及体系辅导等服务!设为首页|加入收藏|简体中文|ENGLISH
服务热线国内首批专业ESD控制与防护技术推广机构
博瑞思在线 彭小姐
博瑞思在线 林小姐
博瑞思在线 周小姐
博瑞思在线 Kimno
博瑞思在线 Skype
关于博瑞思
培训证书查询
证书编号:


培训课程:

学员互动窗口
您现在的位置:首页 > 关于博瑞思 > 培训动态关于举办《第84期国际名家讲堂活动通知》—用于CMOS和BiCMOS工艺的静电防护

关于举办《第84期国际名家讲堂活动通知》—用于CMOS和BiCMOS工艺的静电防护

发布日期:2019/4/2  文章发布:博瑞思
第84期国际名家讲堂活动通知
用于CMOS和BiCMOS工艺的静电保护的基理、设计与优化
 
讲堂信息:
      静电放电(ESD)是影响电子元器件可靠性的主要因素之一。在这种情况下,有限量的电荷从一个物体(即人体)转移到另一个物体(即微芯片)上。这一过程会在很短的时间内导致非常高的电流通过微芯片,超过35%的芯片的灾难性损害可以归结为这个原因。这个问题在设备尺寸减小的背景下,在目前和未来的纳米技术中的重要性越来越大。
      因此,设计坚固的片上静电放电结构,以保护微芯片免受静电放电应力的影响,是半导体行业的一项重要任务。CMOS技术的不断扩展使得静电放电引起的故障更加突出,人们可以肯定地预测,有效和强大的静电放电保护解决方案的可用性将是深亚微米技术进步成功的关键因素。事实上,全球许多半导体公司在满足各种电子应用日益严格的静电放电保护要求方面都存在困难。
     集成电路已广泛应用于消费类应用。汽车电子产品就是一个例子,它通常在40-60V的电压范围内工作。这种相对高压的工作对现代车辆中嵌入的静电放电保护方案的设计提出了一定的挑战。另一方面,由于民用无线通信市场巨大,对低压集成电路的需求也很高。这些高速电路的有效静电放电保护解决方案通常需要在非常窄的静电放电设计窗口内运行,并且具有最小的负载效应(即高透明度),因此引入了一系列不同的挑战。此外,随着CMOS工艺向10nm以下节点的不断扩展,先进的静电放电保护方案的设计和实现在未来几年变得更加困难和苛刻。
     除了片上防静电保护装置的设计外,整个芯片的保护方案和系统级的防静电协同设计也是现代电子产品的重要考虑因素。这种协同设计要求在印刷电路板上安装适当的瞬态电压抑制器(TV),并考虑这些TV对芯片级和系统级静电放电鲁棒性和有效性的影响。
     本次讲堂将首先提供静电放电保护概念、静电放电特性和静电放电装置建模的背景知识。然后,将介绍各种有效的芯片内静电放电保护解决方案,用于先进的CMOS和Bicmos技术开发的低压和高压技术。最后,将讨论设计系统级ESD保护方案的技术和挑战。
     Electrostatic discharge (ESD) is one of the most prevalent threats to the reliability of electronic components. It is an event in which a finite amount of charge is transferred from one object (i.e., human body) to the other (i.e., microchip). This process can result in a very high current passing through the microchip within a very short period of time, and more than 35% of single-event catastrophic damages can be attributed to such an event.  This is a problem with increasing significance in modern and future nanoscale technologies in the context of diminishing device dimensions.
As such, designing robust on-chip ESD structures to protect microchips against ESD stress is a high priority in the semiconductor industry. The continuing scaling of CMOS technology makes the ESD-induced failures even more prominent, and one can predict with certainty that the availability of effective and robust ESD protection solutions will be a critical factor to the success of the deep sub-micron technology advancement. In fact, many semiconductor companies worldwide are having difficulties in meeting the increasingly stringent ESD protection requirements for various electronics applications.
     There has been a wide spread use of integrated circuits in consumer applications. An example is the automotive electronics which are typically operated in a voltage range of 40-60 V. This relatively high-voltage operation imposes certain challenges to the design of ESD protection solutions embedded in the modern vehicles. On the other hand, due to the huge market of civil wireless communications, low-voltage integrated circuits are also in high demands. Effective ESD protection solutions for these high-speed circuits are typically required to operate within a very narrow ESD design window and with a minimal loading effect (i.e., high transparency), hence introducing a different set of challenges. Moreover, the continuing scaling of CMOS process toward the 10-nm node makes the design and realization of advanced ESD protection solutions even more demanding and difficult in the coming years.
     In addition to on-chip ESD protection devices design, whole-chip protection solution and system-level ESD co-design are critical considerations for modern electronics. Such a co-design requires the placement of proper transient voltage suppressors (TVS’s) on the printed circuit board, and the consideration of the effects of these TVS’s on the chip- and system-level ESD robustness and effectiveness. 
     This short course will first provide the background of ESD protection concepts, ESD characterizations, and ESD device modeling. Then various effective on-chip ESD protection solutions for low- and high-voltage technologies developed in advanced CMOS and BiCMOS technologies will be presented. Finally, techniques and challenges for designing system-level ESD protection solutions will be discussed.
 
主办单位:
工业和信息化部人才交流中心(MIITEC)
南京市江北新区管理委员会
承办单位:
IC智慧谷
协办单位:
深圳市博瑞思咨询服务有限公司
南京江北新区产业技术研创园
南京软件园
南京集成电路产业服务中心
南京江北新区人力资源服务产业园
活动时间:
2019年4月29-30日
活动地点:
南京市江北新区
 
专家介绍:
1、刘俊杰
刘俊杰(Juin Jei Liou),IEEE Fellow, 郑州大学首席教授,微电子研究院院长,原美国中佛罗里达大学终生特聘教授,副院长。
刘俊杰教授是博士生导师、国家千人计划专家、长江学者、IEEE FELLOW、IET FELLOW。长期致力于半导体器件建模和集成电路静电保护(ESD)的研究,是国际上ESD领域和半导体器件领域的权威之一,在ESD保护电路、半导体器件领域取得了一系列创新成果。已出版相关专著12本,其中第一作者著书3本,获授权美国发明专利11项。发表期刊论文超过240篇
2、刘志伟
刘志伟,电子科技大学副教授,IEEE EDS成都分会主席。主要研究方向为:针对射频应用的低寄生电容ESD器件设计;针对高压工艺无闩锁ESD器件研究;14nm FinFET工艺下ESD器件研究;针对CDM模式的快速ESD保护器件研究;ESD器件抗辐照研究。
主要研究成果及所获荣誉:
1.在IEEE相关刊物(IEEE EDL, IEEE TED, TDMR,MR等)上发表论文 22篇,发表会议论文20余篇,在IEEE EDSSC, ICSICT等国际学术会议上做受邀报告4次。获得美国发明专利2项,中国发明专利5项;
2.编辑出版书籍3本:<<ESD设计与综合>>  <<ESD物理与器件>>   <<Outlook and Challenges of Nano Devices, Sensors, and MEMS>>;
3.作为主要负责人,主办IEEE EDSSC2014, INEC2016, IPFA2017, IPFA2019国际会议。
3、黄晓宗
黄晓宗,中国电子科技集团重庆声光电有限公司/二十四研究所高级工程师,。片上系统SoC/SiP领域高级专家。长期从事混合信号SoC/SiP集成电路设计、片上/板级ESD保护设计研究和产品开发工作,先后主持/主研国防基础科研、国家863、预研、型谱等重大混合信号SoC/SiP技术研究,开展了多项纵/横向项目研制,为RS485接口、放大器、SoC/SiP等产品设计ESD保护方案。
带领混合信号集成团队紧跟先进技术发展,面向整机系统提供的国产化、小型化、系统级解决方案。目前专注片上/板级协同ESD保护设计、数字TR SoC一体化芯片设计、光电探测器信号处理集成芯片设计等研究,推动SoC/SiP协同设计,实现高性能和高集成度的解决方案,提升整机装备性能。
4、董树荣
董树荣,教授,博士生导师,浙江大学微电子学院微系统所副所长,浙江省微纳电子智能系统应用重点实验室副主任,IEEE高级会员、IEEE EDSHZ分会副主席。2010-2011年美国UCF大学访问教授,2009-2010和2011年英国剑桥大学访问教授。主要从事集成电路ESD及传感技术研究,曾承担国家项目(863及国家基金)7项,获国家高校科技进步二等奖、国家高校自然科学二等奖、浙江省科技进步二等奖等。近五年发表ACS Nano等SCI期刊论文89篇,国际会议论文43篇,含邀请论文8篇。申请发明专利121项,授权63项。
5、王源
王源,北京大学,教授,博士生导师。现任北京大学微纳电子学系副主任,微电子器件与电路教育部重点实验室主任。主要从事集成电路可靠性和类脑芯片设计研究。近几年致力于集成电路静电放电(ESD)保护相关的工艺、器件、模型、电路和系统级设计。在包括IEEE TED,IEEE TDMR,ESD/EOS Symp.,IEEE EMC在内的相关期刊和国际会议发表论文70余篇,获得中国发明专利授权40余项。曾担任EOS/ESD Symp.,INEC等国际会议的程序委员会(TPC)委员。
 
讲堂大纲:
讲堂安排
时间
内容
主讲人
4月29日
上午
1.     静电保护概述
ESD protection overview
2.     静电放电测量和测试
ESD measurement and testing
3.     ESD保护装置建模
 ESD protection device modeling
刘俊杰
下午
4.  先进平面纳米技术的静电放电保护
ESD protection for advanced planar Nanotechnologies
5.  FinFET技术的静电释放保护
ESD protection for FinFET technologies
刘志伟
4月30日
上午
6.  全芯片防静电设计
Whole-chip ESD protection design
7.  SiP系统防静电保护注意事项
Considerations for ESD protection of system in package(SiP)
8.     系统级ESD保护设计
System-level ESD protection design
黄晓宗
下午
 
9.     先进CMOS技术下高鲁棒性ESD功率钳设计
High-robustness ESD Power Clamp  Design for Advanced CMOS Technology
10.  高速接口的ESD设计分析
High speed Interface ESD design
王源
董树荣
主题交流、答疑、自由探讨
刘俊杰
刘志伟
黄晓宗
结课仪式
...........................
本次讲堂为中文授课,讲堂教材为英文
 
报名费用:
1、标准收费:4600元/期
2、合作客户:4000元/期(同一企业5人以上报名,优惠价:3000元/人)
3、报名费含授课费、场地租赁费、资料费、活动期间午餐
4、学员交通、食宿等费用自理。
国信芯世纪南京信息科技有限公司是工业和信息化部人才交流中心的全资子公司,为本期国际名家讲堂开具发票,发票内容为培训费。请于2019年4月26日前将注册费汇至以下账户,并在汇款备注中注明款项信息(第84期+单位+参会人姓名)。
 
付款信息:
户  名:国信芯世纪南京信息科技有限公司
开户行:中国工商银行股份有限公司南京浦珠路支行
帐  号: 4301014509100090749
或请携带银行卡至活动现场,现场支持 POS 机付款。
 
报名方式:
1.邮件报名
报名后商务会将回执表发给报名者
报名者收到后,请填写报名回执表并发送Word电子版至“芯动力”人才计划邮箱:icplatform@miitec.cn
回执表文件名及邮件标题格式为:“报名+第84期+单位名称+人数。”
2.电话报名
电话:400-9910-521